



دانشکده مهندسی برق

مدارهای منطقی و سیستم‌های دیجیتال

آزمایش 5 - فلیپ فلاپ، شمارنده و
شیفت رجیستر

آزمایش ۵ : فلیپ فلاپ، شمارنده و شیفترجیستر

هدف از این آزمایش آشنایی با فلیپ فلاپ، شمارنده، شیفترجیستر و طراحی برخی مدارهای ترتیبی با گیت های منطقی است.

قطعات و تجهیزات مورد نیاز این آزمایش

- آی سی 74ls164 (Shift Register)

- آی سی 74ls161 (4-bit Counter)

- مقاومت $220\ \Omega$

- آی سی 7408 (AND)

- آی سی 7402 (NOR)

- آی سی 74LS74

- بردبورد

- 7-segment

- LED

۱- پیش مطالعه

۱-۱





در مدارهای دیجیتال فلیپ فلاپ نوعی تراشه است که میتواند به عنوان یک بیت حافظه عمل کند. فلیپ فلاپ ها عناصر اصلی مدارهای ترتیبی هستند و از آنها در طراحی شمارنده ها، ثبات (register) ها و انواع حافظه ها استفاده میشود. از دیگر کاربردهای فلیپ فلاپ ها می توان به تقسیم فرکانس، سنکرون سازی و حذف نویز کلیدهای مکانیکی اشاره کرد. فلیپ فلاپها اغلب دارای ورودی کلاک (clock)، خروجی (output) و دو پایه set و reset هستند. فلیپ فلاپ ها انواع مختلفی دارند که عبارتند از:

- فلیپ فلاپ SR
- فلیپ فلاپ JK
- فلیپ فلاپ T
- فلیپ فلاپ D


در شکل ۵-۱ نمودار بلوکی انواع فلیپ فلاپ ها به همراه جدول مشخصه هر کدام آورده شده است.

۲-۱

شمارنده یکی از اجزای پرکاربرد مدارهای ترتیبی است که کاربرد های آن عبارتند از: اندازه گیری زمان (تایمر ها)، تقسیم کننده فرکانس، کاربرد در مدار های تبدیل سیگنال آنالوگ به دیجیتال (ADC)، و هر عملکردی که در آن تعداد رخداد های یک واقعه اهمیت داشته باشد. آی سی 74LS161 یک آی سی شمارنده دودویی (Binary Counter) چهار بیتی است که در این آزمایش مورد بررسی قرار خواهیم داد.

Flip-flop name	Flip-flop symbol	Characteristic table															
SR		<table><tr><th>S</th><th>R</th><th>$Q_{(next)}$</th></tr><tr><td>0</td><td>0</td><td>Q</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>?</td></tr></table>	S	R	$Q_{(next)}$	0	0	Q	0	1	0	1	0	1	1	1	?
S	R	$Q_{(next)}$															
0	0	Q															
0	1	0															
1	0	1															
1	1	?															
JK		<table><tr><th>J</th><th>K</th><th>$Q_{(next)}$</th></tr><tr><td>0</td><td>0</td><td>Q</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>Q'</td></tr></table>	J	K	$Q_{(next)}$	0	0	Q	0	1	0	1	0	1	1	1	Q'
J	K	$Q_{(next)}$															
0	0	Q															
0	1	0															
1	0	1															
1	1	Q'															
D		<table><tr><th>D</th><th>$Q_{(next)}$</th></tr><tr><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	D	$Q_{(next)}$	0	0	1	1									
D	$Q_{(next)}$																
0	0																
1	1																
T		<table><tr><th>T</th><th>$Q_{(next)}$</th></tr><tr><td>0</td><td>Q</td></tr><tr><td>1</td><td>Q'</td></tr></table>	T	$Q_{(next)}$	0	Q	1	Q'									
T	$Q_{(next)}$																
0	Q																
1	Q'																

شکل ۵-۱: انواع فلیپ فلاپ ها



شکل ۵-۲: شماتیک پین های آی سی 74LS161

همان طور که در شکل ۵-۲ می بینید، آی سی 74LS161 دو پین Active Low دارد: پین Clear که با فعال شدنش شمارش از صفر آغاز می شود و پین Load که پس از فعال شدن آن، شمارش از عدد ۴ بیتی ABCD که به پین های ۳ تا ۶ ورودی داده می شود، از سرگرفته می شود. این آی سی دو پین Enable نیز دارد که برای انجام شمارش در هر کلاک باید هر دوی این پین ها فعال باشند. خروجی این آی سی علاوه بر عدد ۴ بیتی شمارش شده، یک سیگنال تک بیتی Ripple Carry Out (ROC) نیز هست که یکی از کاربردهای آن زمانی است که بخواهیم چند آی سی شمارنده را به صورت متوالی به هم وصل کنیم تا یک شمارنده n بیتی داشته باشیم (Cascading).

۲- پیش گزارش


۱. با توجه به شکل ۵-۱ به وسیله گیت های NOR یک SR Latch طراحی و آن را در نرم افزار protous شبیه سازی کنید.

۲. به وسیله دو گیت AND مدار بخش پیشین خود را gated کنید. یعنی یک Gated SR Latch

بسازید و آن را با اعمال ورودی های دلخواه شبیه سازی کنید.

۳. مدار بخش قبل را به یک D Latch تبدیل کنید و آن را شبیه سازی کنید.

۴. به وسیله دو عدد D Latch یک DFF حساس به لبه منفی کلاک طراحی و شبیه سازی کنید. فرض کنید بخواهیم از روی سیگنال کلاکی که در اختیار داریم، سیگنال های x و y در شکل ۳-۵ را تولید کنیم. چه تغییری در مدار DFF ای که طراحی کردید، لازم است؟



شکل ۳-۵: نمایش سیگنال های x و y

۵. به وسیله 74LS161 و گیت های لازم یک شمارنده طراحی کنید که از صفر تا ۱۱ بشمارد و سپس به حالت HOLD برود. سپس با اعمال پالس Reset سنکرون، عدد ۱۳ باینری در آن بار (Load) شده و سپس عمل شمارش دوباره تا رسیدن به ۱۱ ادامه یابد و دوباره متوقف شود.

۶. به وسیله 74LS161 و گیت های لازم یک BCD Counter طراحی کنید. و خروجی آن را با استفاده از یک 7-seg مشاهده کنید. یکی از خروجی های این شمارنده، دارای فرکانس $0.1f_{clk}$ می باشد آن را روی اسیلوسکوپ درون برنامه ببینید.

۳- دستور کار


⚠ در هر مرحله از آزمایش فرکانس کلاک را برابر با 10 KHz قرار دهید.

۱. مدار طراحی شده در قسمت اول پیش گزارش را پیاده سازی کنید.
خروجی Q وقتی $(R = S = 1)$ است چگونه است؟ توضیح دهید. (۳۰ دقیقه)


۲. مدار طراحی شده در قسمت دوم پیش گزارش را پیاده سازی کنید. آیا این مدار حساس به لبه کلاک است؟ توضیح دهید. (۳۰ دقیقه)

۳. مداری که برای تولید سیگنال های x و y در بخش چهارم پیش گزارش طراحی کردید را این بار به وسیله آی سی 74LS74، دوباره طراحی کنید و سیگنال های x و y (شکل ۵-۳) را توسط 74LS74 تولید کنید. (۵۰ دقیقه)

۴. در این بخش به وسیله یک شیفتر رجیستر 74ls164 و گیت های پایه و یک انکودر ۸ به ۳، یک شمارنده سه بیتی که از ۱ تا ۷ می شمارد طراحی خواهید کرد. ابتدا با استفاده از مدار شکل ۵-۴، هفت بیت "0" و یک بیت "1" را در شیفتر رجیستر لود کنید. سپس طبق مدار تصویر ۵-۵، خروجی شیفتر رجیستر را به ورودی آن متصل کنید تا حلقه کامل شود. میتوانید پس از لود کردن بیت های اولیه کلاک را قطع کنید و بعد از اتصال ورودی به خروجی شیفتر رجیستر، آن را مجدد وصل کنید. توجه کنید آی سی 74ls164 دارای ورودی سریال و خروجی موازی است. بنابراین برای این که بتوانید یک بیت "1" و هفت بیت "0" را در آن لود کنید نیاز به اعمال کلاک مناسب دارید. مدار را همانند تصاویر ۴-۵ و ۵-۵ بر روی برد ببندید و با اعمال پالس کالک 1Hz عملکرد مدار را بررسی کنید. برای مشاهده عملکرد مدار از سه عدد LED در خروجی انکودر و هشت عدد LED در خروجی موازی شیفتر رجیستر استفاده کنید. (۵۰ دقیقه)



شکل ۵-۴: مدار برای لود کردن بیت های ابتدایی



شکل ۵-۵: مدار برای شمارش از ۰ تا ۷

۴- گزارش

در خصوص آنچه از این آزمایش آموختید گزارش ۱ الی ۲ صفحه‌ای (مطابق **تمپلیت** ارجاع شده در ابتدای این داکيومنت) بنویسید.
دیدگاه خود نسبت به بخش‌های مختلف آزمایش را به انضمام پیشنهادها یا تان بنویسید.